光罩拼接，会增加硅中介层成本_风闻

本文由半导体产业纵横（ID：ICVIEWS）编译自semiengineering

目前，业内正在努力改进工艺和设备，以降低拼接成本。

先进封装通常依赖硅中介层来连接封装内的芯片和其他组件。问题在于，中介层通常会超出光罩极限，这会增加复杂性和成本。

对于 2.5D 和 3.5D 架构来说，中介层至关重要。随着器件微缩速度的放缓，芯片制造商正在将平面 SoC 分解成芯片小片 (chiplet)，并通过中介层将它们连接起来。但硅中介层体积庞大且价格昂贵。尽管替代方案和改进方案正在开发中，但仍有许多工作要做。

Synopsys研发高级架构师 Larry Melvin 表示：“中介层制造基本上是具有不同规模（并添加了芯片蚀刻）的 CMOS 类型制造。”

如今的中介层通常需要将光罩大小的曝光图像拼接在一起。这种方法已被证明是有效的，但它带来的成本比芯片尺寸本身带来的成本还要高。“只要开始使用拼接技术，就会出现很多复杂性和成本增加，”Skywater Technology 高级副总裁兼总经理 Bassel Haddad 表示。

目前，业内正在努力改进工艺和设备，以降低拼接成本。例如，桥接技术为超大型中介层提供了一种替代方案，如果能够提高其组装良率，或许可以简化这一过程。

图 1：光罩拼接示例展示了一个三光罩大小的中介层，每层需要三次曝光。虚线突出显示了拼接边界。来源：Bryon Moyer/半导体工程

典型的光罩使用

芯片制造成本很大程度上取决于晶圆厂的产能，而产能通常以每小时可处理的晶圆数量来衡量。假设良率足够高，任何能够提高产能的设备或工艺改进都能降低成本。在步进式曝光机中，如今的光罩曝光比例为 4:1。这使得光罩能够以更大、更精确的尺寸进行写入，同时仍能打印出光罩上四分之一大小的特征。较小的芯片可以在一个光罩上显示多个实例，从而提高产量。

历史上，每一层都需要单次曝光，小型芯片至今仍是如此。更大的芯片意味着每个光罩上的芯片数量少于四个，并且在极限情况下，一个光罩只能容纳一个芯片的内容。我们通常说芯片的大小与光罩相同，但由于尺寸减小，其实际尺寸将是光罩大小的四分之一。

极紫外 (EUV) 光刻技术的延迟迫使业界在 193nm 光刻机上使用双重曝光，有时甚至四重曝光，以达到所需的特征尺寸。双重曝光也需要每层进行多次曝光，但这些曝光恰好位于彼此的顶部。大型中介层需要多次曝光，但它们彼此相邻，而不是垂直堆叠。相邻曝光之间所需的少量重叠就是所谓的“拼接”。

图2：双重曝光技术使多次曝光覆盖同一区域。拼接技术使多次曝光相邻，但略有重叠。来源：Bryon Moyer/半导体工程

与典型的在光罩边缘之前终止的芯片不同，中介层可能会在两次曝光之间出现交叉线条。理论上，如果光刻师能够保证完美对准，两次曝光可以简单地相邻。但现实世界并非如此精确，因此两次曝光必须略微重叠，以确保线条的连续性。

如何最好地实现缝合的连续性尚不完全清楚。“有些人认为缝合区域的图案需要比芯片其他部分更大的设计规则，而另一些人则认为任何设计都不应该跨越缝合区域，”Synopsys 的 Melvin 说道。我们需要积累更多经验，才能真正找到最佳方案。

图 3：拼接必须产生一定程度的重叠，以适应对准公差，并确保所有特征均不连续。来源：Bryon Moyer/半导体工程

中介层采用较老的工艺

虽然最先进的工艺节点采用了双重曝光技术，但中介层往往采用较老的工艺，尤其是较老的光刻波长，例如248nm。这使得成本低于193i技术，甚至低于EUV技术。

“中介层尺寸通常比芯片尺寸大得多，因此可以使用 248 或 365nm 光刻等更古老、成本更低的技术，”Melvin 指出。

但它也是早于硅通孔（TSV）的一代技术。“TSV 需要蚀刻几毫米厚的基板，其蚀刻工艺更像 MEMS 工艺（有时称为博世蚀刻工艺或深 RIE），而非 CMOS，”Melvin 观察到。

每个光罩都会扫描整个晶圆，并在扫描过程中进行曝光，这一过程称为步进扫描。对于多个图案，在用第一个光罩扫描后，对准下一个光罩，然后在同一晶圆上重新开始扫描。从单晶圆曝光量的角度来看，成本的增加来自于更换光罩所需的时间，因为每个晶圆的曝光次数与单光罩芯片相同。这当然会增加成本，但只是象征性的。不同的是，晶圆在所有曝光过程中都保持在原位，而不是在下一个晶圆上更换。

联华电子先进封装技术开发总监 Pax Wang 表示：“同一片晶圆上会有不同的掩模曝光，而且每片晶圆都需要不同的掩模曝光，这非常耗时，并且会降低扫描仪的吞吐量。”

然而，从每小时中介层产量的角度来看，即使总曝光次数没有变化，最终产出的部件（在本例中为中介层）数量也会除以每个部件的曝光次数。这意味着与典型的硅芯片相比，其吞吐量极低。

Pax Wang表示，“根据精心设计的规则，缝合工艺本身不会影响良率。然而，缝合会增加芯片尺寸，减少每片晶圆的总芯片数量，并且基于相同的缺陷密度，从芯片尺寸的角度来看，会导致良率相对较低。”

这会影响成本。“他们每小时无法生产300片晶圆，无法制造三个视场的中介层，”Multibeam的MacWilliams说道。“这也是它们价格如此昂贵的部分原因。”

虽然 3.3X 光罩是台积电目前的中介层尺寸极限，但路线图显示其可能高达 12 个光罩。但这样的中介层将占用越来越大的晶圆面积，可能会导致更多晶圆周边区域无法使用。

Synopsys 的 Melvin 表示：“光刻通常是晶圆上最昂贵的工艺，占 CMOS 制造成本的 50%。” “从成本效益的角度来看，通过添加更多光罩来改变光刻工艺将具有挑战性。但这不会使成本增加 12 倍。成本的增加与光罩更换时间（更换光罩、对准光罩，然后开始曝光）有关，这会降低生产率。更大的尺寸也意味着每个中介层晶圆的零件数量更少。此外，写入 12 个光罩的成本也可能非常高昂。”

这在经济上是否可行是一个大问题，而且并非所有人都认为硅中介层会继续变大。“我认为3.5倍或4倍将是实际尺寸的极限，”安靠公司（Amkor）负责芯片/FCBGA集成的副总裁Mike Kelly说道。

使用晶圆制造中介层的一种替代方案是面板制造，目前该技术仍在发展中。使用矩形画布来绘制电路可以减少大型矩形中介层带来的损耗。这或许是降低大型中介层成本的一种方法。联华电子的Wang表示：“面板技术将使大型中介层在经济上可行。”

理论上，改变光罩尺寸也是一种选择，这主要受最先进节点需求的驱动，但也适用于中介层。“目前有关于6英寸 x 12英寸光罩的讨论，”Melvin说道。“这将消除高NA EUV光罩的拼接问题。这可以扩展到中介层技术更大的光罩格式。然而，这种更大的光罩格式存在争议，因为整个制造工艺都是为处理标准光罩尺寸（6英寸 x 6英寸）而设计的，而且还必须考虑光罩处理改造的成本。许多设备必须进行改造才能适应新的尺寸。”

如上所述，如今的扫描仪并非将掩模版的 1:1 图像打印到硅片上。相反，图像尺寸会缩小到原始光罩尺寸的 25%。这又带来了另一个可能的发展方向。“有可能将光罩到晶圆的缩小率从 0.25 倍改为 0.5 倍，甚至 1 倍，以消除部分或全部拼接，”Melvin 说道。“这会对中介层掩模组的成本产生影响，并且可能会增加掩模版的差异性。我不知道中介层规格是否支持这种增加的掩模版差异性，但我猜测它们可能会支持。”

扫描仪本身或许能带来一些帮助，尽管具体程度尚不清楚。ASML 的型号有两个晶圆台和一个光罩台。这样，晶圆可以在一个台上装载或卸载，而曝光则在另一个台上进行。其目的是提高吞吐量，但并未解决更换光罩所需的时间问题。

具有多个光罩平台的系统可以装载所有必要的光罩，并根据需要将其旋转到位。虽然这节省了装载时间，但仍然需要校准。一个挑战是，这种改变带来的成本节省必须支付开发和采购新设备的成本。另一个挑战（或许是暂时的）是，目前中介层出货量并不大，因此新设备可能需要等待更大的出货量才能证明投资的合理性。

硅桥会取代大型硅中介层吗？

有机中介层比硅中介层便宜得多，但它们无法提供硅所能提供的线距。硅桥可以解决这个问题，它允许芯片之间的连接比有机材料上所能实现的线距窄得多。

这些桥接器由小块硅片组成，因此成品率高，成本也更具吸引力。它们嵌入有机中介层（interposer）的空腔中。理想情况下，它们能够提供硅线/空间尺寸，而无需整个硅中介层，从而降低成本。挑战在于组装成品率和对准度一直较差，而且该工艺仍在优化中。

Amkor 的 Kelly 表示：“硅中介层的优点在于，无论是在代工厂还是 OSAT 领域，其工艺和组装技术都非常成熟。而基于桥接器的产品成熟度远低于基于硅中介层的产品。”

图4：硅中介层必须足够大才能容纳所有芯片和组件。桥接技术允许使用成本较低的有机中介层，并将桥接技术嵌入到需要密集信号的位置。来源：Bryon Moyer/半导体工程

一些人认为，改进的桥接工艺最终将取代最大的硅中介层，如果不是为了成本，那么也是为了提高共面性。“带有硅桥的有机混合物将成为取代纯硅中介层的趋势，因为大型纯硅中介层会面临翘曲问题，”Wang。

材料热膨胀系数 (CTE) 的差异是造成翘曲的主要原因。“一旦达到三倍半或四倍光罩尺寸，中介层和要焊接的封装基板之间的 CTE 就会出现很大的不匹配，”Kelly 指出。“我们认为最适合桥接的市场是大型模块。芯片之间的所有高密度工作都在桥接中。它是一块高良率的硅片。中介层其余部分所需的互连密度相当低。”

如果嵌入式桥接技术被证明真的可行，那么提高硅中介层吞吐量的努力就得打上一个问号。没有人希望自己研发出一款适用于大型硅中介层的理想扫描器，却发现已经无人问津了。话虽如此，目前硅中介层的信号性能比桥接器更好。除非这种情况有所改变，否则桥接器将只能用于性能要求较低的系统。

目前，缝合技术使得大型、昂贵的硅中介层的制造成本更加高昂。采用此类中介层的应用价格确实较高，因此现有工艺尚可接受。但要让中介层更加主流，最好的希望要么是缝合技术更加高效，从而提高吞吐量，要么是桥接技术能够提升性能。如果没有这些改进，先进封装仍将局限于成本合理的高价值系统。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。