铠侠BiCS9 3D NAND样品，开始出货_风闻

本文由半导体产业纵横（ID：ICVIEWS）综合

这是 BiCS10 更复杂、高密度架构制造和性能调整的过渡步骤。

Kioxia 和 SanDisk 已开始提供其第九代 BiCS FLASH 的样品出货。BiCS FLASH 是一种 NAND 闪存技术，融合了传统架构与现代增强功能，在当前的 BiCS8 和即将推出的 BiCS10 之间架起了一座桥梁。

日前，铠侠在ISSCC 2025上公布了其第十代BiCS FLASH闪存技术。据TomsHardware报道，BiCS10 FLASH 3D NAND闪存采用了CBA（CMOS directly Bonded to Array）技术，将每个CMOS晶圆和单元阵列晶圆单独制造后粘合在一起。这不是什么新鲜事，毕竟在第八代BiCS FLASH闪存技术上就已经这么做了。不过亮点在于，铠侠采用了Toggle DDR6.0接口标准和SCA协议，将NAND I/O接口速度从3.6Gbps提升至4.8Gbps。

速度的提升还有部分原因在于NAND闪存层数的增加，从第八代BiCS FLASH闪存技术的218层增至332层，总层数增加了38%。优化平面布局后，位密度提升了59%，进一步增强了存储密度。铠侠曾表示，到2027年制造总层数达到1000层的3D NAND闪存，显然322层比起来仍然有较大距离。

此外，新一代3D NAND闪存还引入了PI-LTT技术，从而降低了功耗，其中数据输入功耗降低10%，输出功耗降低34%。铠侠首席技术官宫岛秀表示，随着人工智能（AI）技术的普及，预计产生的数据量将大幅增加，因此现代数据中心对提高能效的需求也在增加。

BiCS10预计将通过尖端的 332 层设计提供更高的容量，而 BiCS9 则采用了更成本优化的方法，面向专为AI 工作负载和中端存储解决方案构建的企业级SSD，在这些应用中，效率和性能的平衡至关重要。

BiCS9 的独特之处在于其混合结构，该结构通过CMOS直接键合阵列 (CBA) 技术实现。在此工艺中，逻辑单元和存储单元晶圆在优化条件下分别制造，然后键合到单个高性能封装中。这项创新使铠侠能够将成熟的单元结构（例如 112 层 BiCS5 或 218 层 BiCS8）与现代 I/O 接口进行混合搭配。最终，该芯片能够提供高达 3.6 Gb/s 的 Toggle DDR 6.0 速度，在受控测试条件下峰值速度可达 4.8 Gb/s。

尽管 BiCS9 的层数少于 BiCS8 或下一代 BiCS10，但它仍然带来了显著的升级。与之前的 512 GB TLC 设计相比，写入性能提升了 61%，读取速度提升了 12%，写入时的功耗效率提升了 36%，读取时的功耗效率提升了 27%。位密度提升了 8%，进一步彰显了 BiCS9 的精湛工艺，使其能够在不增加成本的情况下提供强劲性能。

Kioxia 的路线图将 BiCS9 定位为一个过渡步骤，使公司能够在 BiCS10 更复杂、更高密度的架构之前改进制造技术和性能调优。这一战略尤为重要，因为 AI 驱动的数据工作负载需要更快、更低功耗、能够以最小延迟为 GPU 提供数据的存储解决方案，尤其是在AI 热潮带来的极度扩张背景下。

Kioxia 的 BiCS9 方案与三星和美光等竞争对手形成了鲜明对比，后者正积极拓展层数以实现产能提升。竞争对手纷纷将层数提升至 300 层以上，而 Kioxia 则专注于混合架构，以加快产品上市速度并提高成本效益。与 SanDisk 这样面向消费者的行业资深人士合作，确保了 Kioxia（NAND 闪存的发明者）能够通过混合研发策略保持强大的竞争力。

因此，铠侠与闪迪的长期合作关系对 BiCS 系列的打造起到了至关重要的作用，将日本的制造专业知识与闪迪在存储市场的深厚影响力完美结合。自 2006 年合资成立以来，两家公司已共同开发了多代 3D NAND 技术，不断突破扩展和性能的极限。BiCS9 是铠侠的全新旗舰产品，同时也体现了铠侠自身在树立行业新标准方面的努力。

未来3D NAND 技术技术是否会向更高层数发展，铠侠的答案是会的。从技术来讲，1000层以上的闪存堆叠是可以实现的，但是取得性能和成本之间的适当平衡非常重要，也看市场对闪存密度、容量、性能的综合需求，再去进行响应和开发。

由于提高堆叠层数会大大增加成本，技术难度也较大，铠侠将推进包括水平方向在内的存储密度。铠侠曾表示，其实对于闪存来说，重要的不是增加堆叠层数，而是提高存储密度。为此，铠侠正通过更好地平衡堆叠、横向收缩、CBA技术等来开发新产品，进一步提升性能、降低功耗也非常重要的。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。