联发科首颗2nm芯片，要来了！_风闻

本文由半导体产业纵横（ID：ICVIEWS）综合

联发科首颗2nm芯片预计将在今年9月完成流片。

在近日举行的COMPUTEX上，联发科CEO蔡力行表示，公司首颗2nm芯片预计将在今年9月完成流片（Tape out），与3nm芯片相比，性能将提升15%，能耗降低25%，且未来将会采用A16、A14制程。

蔡力行表示，联发科在疫情期间成功进入5G市场，尤其在旗舰手机市场取得重大成功。自家旗舰手机SoC的业绩从2022年至2025年预计增长350%，市占率将位居全球第一。蔡力行对6G时代的到来充满期待，认为联发科将凭借AI技术在产业中占据有利位置。

蔡力行表示，回顾过去，联发科芯片已进入手机、智能电视、智能音箱、Chromebook等多个市场。过去十年联发科提供了超过200亿颗芯片，平均每人身边的2.5个设备都搭载联发科芯片。

在技术发展方面，蔡力行强调了互连IP的重要性，包括晶粒与晶粒的连接（Die to Die）。联发科自家的MLink IP能够支持业界标准UCle，为客户提供标准或更快的专有规格选择。联发科目前224G SerDes技术已经成熟，未来将进一步发展至448G SerDes，涵盖PAM4及C2C（Chip-to-Chip）等技术。

蔡力行还提到，随着AI服务器功耗的增加，PMIC（电源管理芯片）的重要性不断提升。未来PMIC将整合进芯片中，相关技术预期很快成熟。

官方并未透露更多细节，不过业内推测，该芯片将由台积电代工，可能是下一代旗舰智能手机 SoC 或为英伟达 NVLink Fusion 系统定制的专用集成电路（ASIC）芯片。

目前，台积电2nm工艺节点在开发过程中表现出色，其缺陷率显著优于3nm和7nm工艺在相同研发阶段的表现。

据报道，该节点芯片的良率现已达到台积电成熟5nm工艺的水平，并预计将于2025年第四季度正式进入大规模量产阶段。

此次技术跃进的关键在于台积电采用了全新的GAAFET（全环绕栅极场效应晶体管）架构。相较于传统的FinFET架构，GAAFET架构中的每个晶体管都采用了被栅极材料完全包裹的nm片结构，这一变革大幅提升了晶体管密度，有效降低了漏电现象，并显著降低了功耗。这是台积电首次在量产芯片中应用GAAFET架构，标志着其在半导体制造技术上的又一次重大突破。

在客户合作方面，AMD成为首批受益者，其下一代代号为“Venice”的EPYC芯片已率先完成流片，预计将成为2nm节点的首发产品。相比之下，苹果的iPhone 18和英特尔的Nova Lake CPU虽也计划采用台积电的2nm技术，但上市时间将稍晚于AMD。

台积电的2nm工艺客户名单堪称豪华，苹果、AMD、英特尔、英伟达、高通、上文提到的联发科以及博通等芯片设计领域的巨头均已预订产能。其中，英伟达的Rubin GPU最初将采用3nm工艺制造，但未来有望升级至2nm工艺。

台积电董事长魏哲家表示，市场对2nm工艺的需求空前高涨，远超此前3nm工艺引发的抢购热潮。

据悉，全球半导体代工龙头台积电（TSMC）日前确认将上调 2nm 工艺晶圆价格，涨幅达 10%，引发行业广泛关注。多位知情人士称，台积电计划在未来几周内正式实施调价，其中 2nm 工艺 300mm 晶圆价格将从 3 万美元涨至 3.3 万美元。与此同时，4nm 节点价格涨幅可能高达 10%-30%，成为近年来台积电在先进制程领域最大幅度的价格调整。

公开数据显示，2016年10nm制程晶圆报价约6000美元，至5nm时代已飙升至1.6万美元。此次2nm工艺定价直接跃升至3.3万美元区间，较3nm工艺2万美元的均价高出65%。若以苹果A20Pro处理器为例，单片晶圆可切割约400颗芯片，仅代工成本分摊至每颗芯片即达82.5美元，较A18处理器50美元的成本激增65%。

4nm工艺的涨价策略更具弹性。据台积电客户透露，针对AI、HPC等高性能计算订单，4nm代工价涨幅可能触及30%上限，而移动通信类订单涨幅则控制在10%左右。

这种差异化定价策略反映出台积电对AI需求爆发的精准卡位——英伟达Blackwell架构GPU、AMDZen 6架构EPYC处理器等AI算力芯片均锁定4nm制程，成为价格传导的核心载体。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。