这类芯片，被人民日报点名！_风闻
半导体行业观察-半导体行业观察官方账号-专注观察全球半导体最新资讯、技术前沿、发展趋势。34分钟前
引言
“强化人工智能芯片、算法等关键领域的国产替代，探索可重构、存算一体、超规格高算力智能芯片等新型架构芯片”——人民日报《抢抓人工智能发展的历史性机遇》
全系列文章共分为五个篇章，今天为该系列文章的第一篇。
可重构芯片：数据驱动 动态重构
可重构芯片（Reconfigurable Processing Unit, RPU）是一种能够动态配置计算资源的新型芯片。该类芯片的核心在于内含可编程的处理单元及互连网络，能够基于具体应用的计算需求和数据流特性，在运行过程中利用动态重构技术实现计算单元、互连结构和数据通路的动态按需配置，从而以接近“专用电路”（ASIC）的方式进行数据驱动下的计算。硬件层面的动态重构不仅具有完备的可编程能力，支持各类算法和应用；而且提供了更精确灵活的硬件调度能力，大幅提高了芯片的面积效率和能量效率。因此，高能效比、高扩展性和高度的灵活性是该类芯片的最大特点。
技术原理：高性能计算芯片中的“变形金刚”
正是因为这种高度的灵活性，曾有媒体将可重构芯片称为芯片界的“变形金刚”，其革命性体现在两大核心技术特征：
（1）数据流驱动架构
通过数据流直接驱动芯片计算和数据传递。与传统CPU的指令驱动模式不同，其硬件资源（处理单元和互连网络）由数据流特性实时动态映射，消除了指令解码、分支预测等传统开销，能效比提升可达十倍量级。
（2）多层次重构能力
支持从微架构到电路层的多粒度重构：
计算单元重构：通过配置参数定义运算器功能（如算子和精度切换）互连网络重构：动态调整计算单元间的连接拓扑存储系统重构：根据数据访问模式优化缓存分配策略
可重构芯片的内部结构主要有以下几部分组成：
计算阵列：由处理单元（PE）阵列构成，每个PE具有多种算术逻辑运算能力，通过可编程互连网络形成复杂的数据路径。可重构控制器：发射“配置信息”，动态调整计算阵列的连接方式和运算模式。这种分离设计（数据流与控制流独立）使得芯片能够像CPU一样灵活可编程，同时保持接近ASIC的能效。存储器：分为配置存储器和数据存储器。配置存储器存储计算阵列“配置信息”；数据存储器存储计算阵列所需的原始数据、中间数据和结果数据。
动态重构是可重构芯片（RPU）的“核心杀器”。它以无指令驱动的数据流计算方式和动态重构能力，显著区别于传统CPU和GPU。与CPU的冯·诺依曼指令驱动架构不同，其硬件资源（处理单元和互连网络）可直接由数据流映射任务需求，消除了指令解码和分支预测等指令开销，能效比更高；相比GPU的固定并行化架构（依赖SIMD/Warp调度），可重构芯片通过动态重构支持多粒度、多类型的并行模式，尤其适合动态负载场景（如AI推理）。可重构芯片的动态重构能力使其在能效、灵活性和开发成本间取得最优效能，尤其适合在算法快速迭代或需求多变的领域应用。因此，可重构芯片也被学术界和产业界视为CPU、FPGA和GPU之外的第四类通用计算芯片。
可重构计算进化史：从理论到实践的跨越
可重构芯片的发展历程呈现出全球技术演进与国家战略驱动的双重特征。
自1991年“新机器范式”提出可重构计算架构以来，该领域逐步从理论研究走向产业实践：
1997年加州大学伯克利分校启动GARP项目，对可重构计算架构进行概念验证；
2003年麻省理工学院启动MORPHEUS项目，探索可重构计算在专用领域的应用。
2006年清华大学成立可重构计算实验室，研究可重构计算理论和架构实现。
2015年清华大学在可重构芯片方面的研究成果荣获国家技术发明二等奖。
同年，国际半导体技术路线图（ITRS）将可重构芯片列为“未来最具前景芯片架构技术”。
2016年，美国电子复兴计划（ERI）明确将可重构计算（软件定义硬件）列为未来计算芯片的核心架构技术。
2017年，国务院在《新一代人工智能发展规划》中将可重构计算列入“新一代人工智能关键共性技术体系”，重点支持其发展。
2017年清华大学团队突破动态重构、多粒度融合等关键技术，研制出“Thinker”系列可重构 AI 芯片，实测表明，该芯片运行典型人工智能任务时，能效比显著高于同类 GPU。Thinker芯片被《麻省理工科技评论》专题报道。
2019年初，清微智能公司的首款可重构芯片，也是全球第一颗可重构商用芯片大规模量产。
同年，赛灵思推出包含粗粒度可重构阵列（CGRA）架构的Versal系列产品，面向数据中心和高端智能驾驶，算力达到128TOPS。
2020年美国SambaNova公司发布基于可重构芯片的DataScale平台，并在多个美国多个算力中心、国家实验室和研究机构规模部署。
2021年Mobileye公司在L4自动驾驶芯片中嵌入粗粒度可重构阵列。
2022年谷歌TPU v4借助可重构互连技术实现算力跃升（同等芯片数量时，处理速度达A100的1.67倍）
2023年日本采用可重构芯片建造了“富岳（Fugaku）”超级计算机，名列全球超算排行榜（TOP500）第二名，处理AI任务的性能达到A100集群的6倍。
从这一发展脉络不难洞察，可重构芯片的价值正逐步获得广泛认知，并开始在实践中得以深度应用。
可重构芯片未来发展演进
可重构芯片作为下一代计算范式的核心载体，将沿着智能化融合与弹性化演进两大主轴深度发展，通过架构创新与跨层技术协同，构建适应多元场景的算力基座。其演进路径主要体现在以下三个维度：
架构革新：动态异构与资源复用
多层次重构能力：通过动态层次化重构技术（数据级/张量级/任务级）与混合粒度架构设计（如粗粒度可编程单元与细粒度加速器协同），实现计算资源在时空维度的弹性调度与高效复用，突破非规则计算负载的资源适配瓶颈。并行化扩展：支持从SIMD到数据流驱动的多样化并行模式，结合非冯架构的存算一体化设计，显著提升算法映射效率，尤其适用于稀疏计算、图计算等复杂场景。
软硬协同：敏捷开发与智能编译
SDH（软件定义硬件）范式深化：基于配置轻量化管理、运行时自适应优化及AI驱动的智能编译框架，构建从算法到硬件的敏捷开发链路，降低开发门槛并提升硬件资源利用率。多模态计算融合：集成存内计算、近似计算、模拟计算等新型计算单元，结合3D集成与光互连技术，实现能效数量级提升，满足AI大模型训练推理、边缘端实时决策等场景的差异化需求。
场景驱动：垂直优化与生态构建
领域专用化演进：针对自动驾驶、工业物联网、生物计算等垂直领域，形成可配置模板库与敏捷开发套件，加速算法-芯片协同优化。开放生态延伸：通过多层次编程模型拓展（如RISC-V扩展、Triton框架）建立软硬件解耦生态，推动跨平台工具链与开源社区建设，释放长尾应用创新潜力。
结语
《人民日报》提及的可重构芯片，是实现高算力、高能效智能计算的有效途径之一。从技术原理而言，它通过“软硬件双编程”达成了灵活性与高能效的统一；从发展历程来看，其突破既依托国际学术届长期积累的成果，更离不开国内产学研多年的持续探索。当下，伴随后摩尔时代的来临，可重构芯片将成为解决“性能墙”“存储墙”“功耗墙”难题的关键所在。正如计算机图灵奖获得者Patterson教授所说：“我们正进入计算架构的另一个黄金时代”，而中国实践的一系列成果正在证实，可重构芯片必将在未来的科技发展浪潮中扮演愈发重要的角色。
可重构芯片究竟藏有什么“神秘魔法”？为何它是最有前景的AI计算架构？下一篇文章，我们将从多维度深度剖析其中奥秘。
[1]DE SUTTER B, RAGHAVAN P, LAMBRECHTS A. Coarse-Grained Reconfigurable Array Architectures[M/OL]//BHATTACHARYYA S S, DEPRETTERE E F, LEUPERS R, 等. Handbook of Signal Processing Systems. Boston, MA: Springer US, 2010: 449-484[2020-12-22].
[2]PODOBAS A, SANO K, MATSUOKA S. A Survey on Coarse-Grained Reconfigurable Architectures From a Performance Perspective[J/OL]. IEEE Access, 2020, 8: 146719-146743.