Intel 3D封装技术开始量产，后摩尔时代竞争已经到来

（观察者网讯）1月25日中午，英特尔官微发布消息宣布，该公司已实现基于业界领先的半导体封装解决方案的大规模生产，其中包括英特尔突破性的3D封装技术Foveros。

公司方面表示采用Foveros封装技术的芯片将在英特尔最新完成升级的美国新墨西哥州Fab 9芯片工厂投产。这意味着，英特尔已经准备好挑战台积电在先进封装方面的领先地位。

据悉，此次投入量产的英特尔3D先进封装技术Foveros在处理器的制造过程中，能够以垂直而非水平方式堆叠计算模块。此外，Foveros让英特尔及其代工客户能够集成不同的计算芯片，优化成本和能效。

英特尔宣称，这个量产技术的突破为公司下一阶段先进封装技术创新奠定了基础，同时也意味着公司在“后摩尔时代”，推进在单个封装中集成多个“芯粒”（chiplets）的异构芯片生产中获得了速度更快成本更低的技术路径，为以后实“现单个封装中集成一万亿个晶体管，并在2030年后继续推进摩尔定律”创造了条件。

什么是Foveros，采用Forveros有什么好处

此次提到的英特尔Foveros技术是一种3D IC技术，也即一种3维集成电路。采用这种技术的芯片将和传统芯片在结构上有质的不同。

传统集成电路的制造方式是将晶圆经多次光掩模处理，将其光掩模上的电路克隆到每一层晶圆上。然后再进行刻蚀、掺杂等工序制成具有多层线路与器件的IC晶圆。最后将晶圆交给后段进行测试、切割、封装，以制成实体的集成电路成品。这导致了不同功能的芯片只能集成在基板，而不能融合成一颗芯片。

这样的设计虽然获得了巨大的成功，但是随着半导体产业的发展和AI大数据需求提升。传统设计在面对大数据和AI需求时，在数据搬运、处理和功耗控制方面并不友好。相关运算过程中大量数据搬运本身就会导致大量发热，同时基板的数据传输速度会限制芯片的处理能力。

而以Foveros为代表的先进封装则改变了芯片的通过基板连接方式。使用先进封装技术的芯片通过硅通孔、桥接器、硅中介层或导线层可以实现不同芯片之间完成更大规模串联，然后再封装成一颗芯片。这也就意味着存储芯片可以更快处理更多数据。

这种在一个芯片上集成多种不同材料、不同结构和不同功能元件的一体化技术也被称为异构/异质集成技术。

不同于2.5D封装，3D 封装不采用硅中介层

具体来说，Foveros采用的是3D堆叠芯片技术路径，3D堆叠不同于其他如2.5D堆叠路线，不需要采用中介层才能实现各种不同功能芯片的连接。而是只需要透过硅穿孔（Through-Silicon Via,TSV）技术与微凸块（micro-bumps）搭配，就可以把不同的逻辑芯片堆叠起来。通过实现包括“近存运算”布局等方式进一步提高了数据处理速度，减少了能量耗散。但要实现相关工艺并不容易，根据英特尔2019年披露信息显示，Foveros的凸块接点的间距（pitch）仅有约36微米，提高其良品率非常考验英特尔的生产技术了。

TSV（硅通孔）工艺将多层平面进行堆叠互连 图片来源：开源证券

对此，英特尔此前曾非常自豪将其称为“脸贴脸（Face-to-Face）”的封装，强调它的封装特点。

为什么需要全新技术路径的芯片

事实上，发展全新技术路径的芯片已经成为业内的共识。在先进芯片领域，我们事实上已经进入了“后摩尔时代”。

摩尔定律是一个对很多人来说耳熟能详的词汇。摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈，其核心内容是：集成电路单位面积上可以容纳的晶体管数量每18个月到24个月就会增加一倍，与此同时功耗和价格不变。换言之，芯片的性能大约每两年翻一倍，同时单位性能对应的价格减半。

在他的预测中，摩尔定律的实现有两个关键要素：价格和单位面积晶体管数量。但是随着半导体技术的发展，这两者的发展都很难再继续延续摩尔定律的预言。

根据《Chiplet Heterogeneous Integration Technology—Status and Challenges》，引用IBS数据测算，在22纳米工艺制程之后的每一代技术设计成本增加均超过50%。7纳米工艺的总设计成本约3亿美元，而3纳米工艺总设计成本将增加5倍，达到15亿美元。此外中芯国际招股书中引用IBS数据表明，集成电路制造的设备投入也呈大幅上升的趋势。其中，5纳米技术节点投资成本约155.6亿美元，约为28纳米的四倍。

ASML EUV光刻机 图片来源：ASML官网

此外，由于单位面积晶体管数量快速上升，晶体管特征尺寸缩小到10nm以下，量子隧穿效应导致漏电愈发严重。同时良率的技术限制（例如光刻机掩模尺寸），现有的单片集成提升变得难以为继。所以先进芯片需要新的工艺来升级和扩展芯片功能和性能。

近年来AI的发展也迫使人们寻求更快速处理数据的芯片方案。深圳大学校长毛军发院士在去年7月底的2023年全国虚实融合交互大会上做报告时候就提到了，近几十年平均下来，处理器的峰值算力每两年增长3.1倍，而动态存储器的带宽每两年增长1.4倍，存储器的发展速度远落后于处理器，相差1.7倍。现有的TB级带宽难以满足P级和E级算力需求（1P相当于每秒1000万亿次计算速度，1E是指每秒能做100亿亿次数值运算），未来数据的读取存储速度将决定超级计算机以及超级AI的性能上限。将存储芯片和运算芯片直接连接的异构集成芯片将可以极大的缓解存储读取速度慢的难题。

所以为了以更低成本实现芯片性能的根本性提升，基于先进封装和异构集成技术为芯片未来发展方案被视作超越摩尔定律的最主要技术方向。

先进封装未来已至

随着先进封装技术在近年来的逐步成熟，现有世界半导体巨头都在不断推进包括2.5D和3D堆叠芯片在内的先进封装芯片产业化应用。英伟达、AMD等公司甚至已经将先进封装视作高级AI芯片的一种标配。

英伟达近年推出的包括H100、H200芯片在内的多种顶级AI芯片均采用了台积电成熟的CoWoS 2.5D封装技术。而AMD旗下的MI300X AI芯片则混合使用了台积电的2.5D和3D封装技术。

AMD MI300X芯片发布 图片来源：AMD

本文系观察者网独家稿件，未经授权，不得转载。