英特尔推出多次延期的第四代至强，中国“五朵云”到场支持

（编辑/吕栋）

1月11日，英特尔在北京发布了代号为“Sapphire Rapids”的第四代英特尔至强可扩展处理器，代号为“Sapphire Rapids HBM”的英特尔至强CPU Max系列，以及代号为“Ponte Vecchio”的英特尔数据中心GPU Max系列。这些处理器和产品均面向服务器和数据中心领域。

Sapphire Rapids原定于2021年底发布，后多次延期，这也给了老对手AMD可乘之机，这两年AMD不断“蚕食”英特尔在服务器领域的市场份额。就在两个月前，AMD推出了台积电5nm制程、基于Zen 4架构、代号为“Genoa”的第四代EPYC服务器处理器，并称将提供“无与伦比”的性能。

AMD在服务器领域的市场份额持续提升

不过，尽管AMD EPYC Genoa系列以单个芯片上最多96个内核保持核心数量领先，但Sapphire Rapids芯片此次也将内核数量提高到60个，比之前第三代Ice Lake至强的40个内核的峰值提高了50%。

据英特尔透露，与前一代相比，第四代英特尔至强可扩展处理器通过内置加速器，可将目标工作负载的平均每瓦性能提升2.9倍，在对工作负载性能影响最小化的情况下，通过优化电源模式可为每个CPU节能高达70瓦，并降低52%到66%的总体拥有成本（TCO）。

很明显，英特尔这一次也希望借助新品能在AI、云、网络等高性能计算领域“扳回一城”。

英特尔执行副总裁兼数据中心与人工智能事业部总经理Sandra Rivera表示：“第四代英特尔至强可扩展处理器和Max系列产品的发布，对于推动英特尔在数据中心领域阔步前行，增强数据中心领域的领导地位，以及进一步探索新领域的发展机会极具意义。”

在发布会上，来自国内的腾讯云、天翼云、京东云、阿里云、火山引擎等五个英特尔云计算客户代表分别讲述了他们如何通过采用第四代英特尔至强解决大规模计算挑战，吉利汽车、浪潮信息与亚信科技亦分享了其如何基于新一代英特尔数据中心产品推动产品、技术创新。

国产操作系统领域，统信软件发布消息称，该公司“第一时间”完成针对第四代英特尔至强可扩展处理器的适配升级，“双方产品将在数字化建设中，共同发挥无可替代的作用”。

第四代英特尔至强可扩展处理器

观察者网注意到，2020年华为曾与英特尔合作，采用第三代英特尔至强可扩展处理器推出服务器产品，但在此次发布会上并未见到华为的身影。

值得关注的是，Sapphire Rapids采用Intel 7制程（原10nm制程），单核性能、密度、能耗比均高于上一代，而且该处理器是英特尔首款基于Chiplet（芯粒技术）设计的处理器，扩展了多种加速器引擎，被英特尔称为“算力神器”。

市场信息显示，Sapphire Rapids目前已实现出货，获得了阿里云、亚马逊AWS、百度智能云、东软、谷歌、火山引擎、红帽、IBM云、腾讯云、微软Azure、新华三等多家企业采用。

和英特尔在GPU上有竞争关系的英伟达，也希望与至强新品合作抢占服务器市场。据英伟达介绍，过去在单纯X86架构服务器上训练一个语言模型要40天的时间，但在搭载英特尔至强CPU及英伟达由8颗H100 GPU构成的DGX H100上训练同一个语言模型，只要1到2天。

除Sapphire Rapids外，英特尔本次发布的Ponte Vecchio数据中心GPU Max系列同样采用3D封装的Chiplet技术，集成超过1000亿个晶体管，其中集成的47块裸片来自不同的代工厂，涵盖5种以上的差异化工艺节点，已在谷歌和亚马逊AWS运营的云计算系统中投入使用。

这也让Chiplet技术再度引发关注。

Chiplet概念示意

Chiplet创新了芯片封装理念。它把原本一体的SoC（System on Chip，系统级芯片）分解为多个芯粒，分开制备出这些芯粒后，再将它们互联封装在一起，形成完整的复杂功能芯片。

这其中，芯粒可以采用不同的工艺进行分离制造，例如对于CPU、GPU等工艺提升敏感的模块，采用昂贵的先进制程生产；而对于工艺提升不敏感的模块，采用成熟制程制造。

同时，芯粒相比于SoC面积更小，可以大幅提高芯片的良率、提升晶圆面积利用率，进一步降低制造成本。此外，模块化的芯粒可以减少重复设计和验证环节，降低芯片的设计复杂度和研发成本，加快产品的迭代速度。Chiplet被验证可以有效降低制造成本，已成为头部厂商和投资界关注的热点。

据Omdia数据显示，到2024年，预计Chiplet市场规模将达58亿美元，2035年Chiplet的市场规模将超过570亿美元，增长态势十分迅猛。

但是，Chiplet要大规模落地，得突破两大重要关卡：先进封装技术，以及互联标准的统一。

在互联标准方面，去年3月，英特尔、台积电、三星、ARM等十家全球领先的芯片厂商共同成立UCIe联盟，目前联盟成员已有超过80家企业。同年12月，中国发布了首个原生Chiplet技术标准《小芯片接口总线技术要求》。这些动作将Chiplet技术的热度不断推高，全球越来越多的企业也开始研发Chiplet相关产品。

今年1月6日，在2023年美国消费电子展（CES）上，AMD发布了首款数据中心/HPC级的APU（加速处理器）“Instinct MI300”。AMD总裁苏姿丰称其是“AMD迄今为止最大、最复杂的芯片”，共集成1460亿个晶体管，而这款APU采用的就是当下火热的Chiplet（芯粒）技术，在4块6nm芯片上，堆叠了9块5nm的计算芯片，以及8颗共128GB的HBM3显存芯片。

在半导体产业链中，封装测试是中国为数不多处于世界前列的技术环节。在此背景下，Chiplet技术也是中国半导体产业重点发展的赛道之一，阿里巴巴、芯原股份、芯耀辉、芯和半导体、芯动科技、芯云凌、长鑫存储、长电科技、芯来科技、通富微电等企业陆续加入UCIe芯片联盟中。

1月5日，长电科技宣布，XDFOI Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500mm²的系统级封装。

通富微电也具备了Chiplet量产能力。该公司指出，在先进封装方面，通富微电掌握Chiplet工艺技术，具备Chiplet芯片产品的封装检测能力，已大规模生产Chiplet产品，同时可以为客户提供晶圆级和基板级Chiplet封测解决方案，并且已为AMD大规模量产Chiplet产品。

日前，阿里达摩院发布的2023十大科技趋势提到，Chiplet的技术核心在于实现芯粒间的高速互联。SoC分解为芯粒使得封装难度陡增，如何保障互联封装时芯粒连接工艺的可靠性、普适性，实现芯粒间数据传输的大带宽、低延迟，是Chiplet技术研发的关键。此外，芯粒之间的互联特别是2.5D、3D先进封装会带来电磁干扰、信号干扰、散热、应力等诸多复杂物理问题，这需要在芯片设计时就将其纳入考虑，并对EDA工具提出全新的要求。

“面向后摩尔时代，Chiplet可能将是突破现有困境最现实的技术路径。Chiplet可以降低对先进工艺制程的依赖，实现与先进工艺相接近的性能，成为半导体产业发展重点。从成本、良率平衡的角度出发，2D、2.5D和3D封装会长期并存；同构和异构的多芯粒封装会长期并存；不同的先进封装和工艺会被混合使用。Chiplet有望重构芯片研发流程，从制造到封测，从EDA到设计，全方位影响芯片产业格局。”达摩院报告表示。

本文系观察者网独家稿件，未经授权，不得转载。