微芯片时代正让位于巨型芯片时代 - 《华尔街日报》

若将微芯片比作城市，那么整个行业提升其性能的新策略可用一个词概括：扩张。在某些情况下，我们最强设备内部的芯片已占据如此大的"地盘"，几乎难以再被称为"微"芯片。

工程师们实现这一目标的方式是将微芯片层层堆叠。这就像城市填充开发，只不过计算机中通常如薄饼般平坦的硅片正变成多层结构——用于内存、电源管理和图形处理等功能的电路层彼此堆叠。

推动这种芯片设计趋势的简单现实是：持续提升芯片速度与设备性能的压力从未消退，而芯片行业通过缩小晶体管尺寸来榨取更多性能的能力正遭遇技术壁垒。

因此，半导体工程师正通过紧密堆叠芯片来提升性能。电子世界核心处正在涌现硅材料的微型都市群。某些情况下，这些蚀刻晶体构成的"城市群"变得如此庞大，其物理规格已达芯片史上罕见水平。

目前多数芯片约硬币大小，但部分芯片现已接近扑克牌尺寸，甚至出现餐盘大小的特例。

苹果公司搭载于Mac Studio电脑的M1 Ultra芯片，内含1140亿个晶体管。图片来源：苹果公司这类超级芯片不仅应用于全球最强大的超级计算机，也出现在家用设备中。微软Xbox游戏主机和索尼PlayStation 5均采用了超微半导体设计的此类芯片。苹果在其Mac Studio的M1 Ultra芯片中采用了这一设计理念，而英特尔为超级计算机和数据中心打造的Ponte Vecchio处理器也以此为核心理念。

但面对密集电路执行海量运算产生的额外热量，这些超级芯片给工程师带来了散热管理的挑战。尽管能效更高，但其庞大体量也意味着它们有时会消耗大量电力。例如英特尔Ponte Vecchio芯片单次运算效率虽高，但功耗达600瓦，近乎一台吹风机的功率。若您疑惑为何移动设备尚未采用超级芯片，这便是答案。

从某些角度看，超级芯片正是延续摩尔定律趋势的体现——英特尔创始人戈登·摩尔曾提出，消费者每两年左右就能以同等成本获得约翻倍的晶体管数量及算力。这一经验法则虽屡被宣告终结，但芯片性能仍在持续提升。超级芯片正是业界为实现更高性能承诺的最新创新成果。

荷兰公司ASML实质上垄断了制造生产全球最先进芯片（含最小晶体管）所需的关键设备。但即便如此，该公司也表示要延续摩尔定律，仅靠缩小芯片上的元件尺寸已远远不够。在2021年9月面向投资者的报告中，该公司提出了"系统级缩放"理念。ASML发言人证实，该理念是对现有芯片微缩技术的补充。

用城市发展作比喻：如果无法缩小住房单元面积或提升交通效率，就不得不向高空和外围扩张——正如过去50年新加坡国土面积增长了近四分之一。

合众为一

制造巨型芯片绝非易事，部分原因在于需要以纳米级精度定位每个芯片元件，并在没有微型焊枪辅助的情况下实现连接。

这之所以成为可能，主要得益于芯片行业长期忽视的"封装"领域近期取得突破。封装是芯片制造后的关键但常被忽视的环节，需将芯片与微细导线连接并包裹在塑料外壳中，再安装到布满连接电路的基板上。

在传统设备中，接收和发射无线电波（例如通过Wi-Fi通信）的芯片可能需要连接到另一个执行通用计算的芯片，它们之间的连接实际上被称为"总线"。但就像现实世界中的对应物一样，这种总线在这些相邻的硅城市之间传输任何东西都算不上快速。而新型的巨型芯片封装技术则直接将这两个芯片（甚至可能更多）连接起来。其结果更像是将所有芯片集中在一个屋檐下，就像一栋高层建筑。

加州大学洛杉矶分校教授、前IBM封装开发总监Subramanian Iyer表示，传统微芯片必须将其近三分之一的面积和同样比例的功耗用于将芯片的计算结果传输到设备的其他部分的电路上。堆叠芯片使它们之间的通信更快，因为这允许它们之间有更多的连接，就像在摩天大楼中乘电梯在楼层之间移动比步行穿过整栋建筑到达相邻建筑要快得多。

美光科技的232层闪存芯片是某些微芯片在第三维度上扩展程度的一个极端例子。图片来源：美光科技这种情况在存储芯片中早已成为标准——总部位于爱达荷州博伊西的美光科技刚刚发布了一款232层存储芯片，如果它是一栋建筑，放在拉斯维加斯大道上也不会显得格格不入——但直到最近才应用于其他类型的微芯片。

实现超级芯片和芯片堆叠的关键基础是一种名为“小芯片”的新型微芯片。它摒弃了部分传统电路设计，以更直接的方式与其他小芯片通信。通过建立众多短距离的直接连接（这些连接通常采用与芯片相同的硅材料制成，而非铜或其他金属），这些小芯片可以与其他小芯片融合形成超级芯片。

伊利诺伊大学厄巴纳-香槟分校电气工程教授拉凯什·库马尔表示，构成超级芯片的各小芯片间直接通信的能力，使它们能像单一巨型微处理器般运作。

英特尔最新发布的Ponte Vecchio图形处理器就是极致案例。每块处理器由63个不同小芯片组成，这些垂直堆叠与紧密排列的小芯片总面积达3100平方毫米，包含1000亿个晶体管。相比之下，笔记本电脑核心芯片通常不足150平方毫米（约为前者的1/20），晶体管数量约15亿个，仅占1.5%。

采用堆叠小芯片技术显然是英特尔处理器的未来方向——其已发布但尚未交付的大部分服务器、台式机和笔记本处理器都采用该技术。英特尔高级研究员达斯·夏尔马指出，这种方式"提供了全新的芯片制造方法，比传统工艺更快速且成本效益更高"。

他特别强调，小芯片堆叠技术能让英特尔在不增加芯片二维面积或总功耗的情况下提升新一代台式机和服务器芯片性能。这看似有违直觉，但需理解芯片功耗是设计选择的结果，而节能正是行业最高优先级目标之一。通过优化芯片各部分通信所需的时间和能耗，堆叠小芯片可帮助工程师深度挖掘现有设计潜力。当然当性能优先时，小芯片也能用于制造体积更大、功耗更高的微芯片。

开创当前小芯片技术时代的AMD，已推出内含多枚小芯片的处理器。该公司发现，仅需将内存芯片堆叠在CPU（计算机中执行大部分非图形计算任务的芯片）之上，就能显著提升系统运行速度。

共舞时刻已至

虽然基于小芯片的超级芯片目前数量稀少，且仅出现在最强大的系统中，但安西斯公司产品营销总监马克·斯温南表示，这一制造趋势正在加速。安西斯开发的物理仿真软件在微芯片设计行业广泛应用（其客户大多要求匿名，但包括三星在内）。

公司发言人透露，自2019年以来，安西斯客户涉及堆叠小芯片的项目数量增长了20倍（当时仅有个位数）。作为参照，全球范围内此类芯片设计项目总数估计常年维持在数百个量级。

今年三月，名为"通用小芯片互连联盟"（UCIe）的行业组织宣布，英特尔与AMD这对宿敌共同参与了其最新标准的制定。该标准旨在让遵循者能设计出与其他厂商生产的小芯片互联互通的产品。联盟成员还包括Arm、台积电、三星等微芯片设计与制造巨头。

UCIe主席兼英特尔高级研究员德本德拉·达斯·夏尔马表示，建立小芯片连接标准的愿景在于，未来任何公司都能从其他企业购买小芯片，并根据自身特定需求将它们组装成所需的“科学怪人”式定制芯片。用城市来比喻的话，想象一下，如果你能选取纽约、里约和东京的精华部分，然后将它们融合成一个完全符合你个人品味的梦想之城。

当然，实现这一目标需要众多企业的共同参与。夏尔马博士指出，UCIe标准的本质以及加入该组织的知名企业名单，已充分证明其必将成功。

但伊利诺伊大学的库马尔博士持保留态度：“在这个竞争激烈的行业里，任何标准化都是挑战，因为必须做出妥协，而并非所有企业都有合作共赢的动力。”

全行业对此技术兴趣高涨的主要推动力，源于亚马逊、谷歌、微软、特斯拉等越来越多的企业希望打造自有的、更强大的微芯片，以运行从云服务、智能手机到游戏主机和汽车等各种设备。“现在大型企业都设有专门部门，其核心业务完全依赖于芯片性能。”斯维南先生表示。

加州大学洛杉矶分校的艾耶博士补充道，人工智能和机器学习系统对现有硬件的贪婪需求也助推了人们对超级芯片的关注。虽然有些公司通过传统方式制造巨型芯片来应对这一需求——例如初创公司Cerebras开发的芯片占据了通常可蚀刻数十个微芯片的整个晶圆表面——但包括艾耶博士团队在内的其他研究者，正致力于开发由小芯片组成的AI专用超级芯片。

从超级计算机到可穿戴设备

人们对巨型芯片的热情表明，有朝一日它们可能超越当前在注重性能而非功耗或电池续航设备中的应用范畴。

库马尔博士表示，就像通过快速交通系统连接城市与郊区一样，未来的小芯片可能通过新颖方式实现远距离互联。

表面上看这并不合理，因为增加芯片间距会延长通信耗时。但至少带来一个意外优势：用柔性电路连接的微型芯片可制造出可弯曲计算机，甚至可能催生全新设备类型。

库马尔团队正在进行的实验表明，例如小芯片可通过柔性电路连接成可穿戴系统，或能包裹飞机机翼等曲面的系统。艾耶博士称其团队正在研发柔性手机所需的所有基础模块。

尽管巨型芯片面临挑战，但将现有微芯片分解为可重组为更强大计算单元的小型芯片趋势正加速发展。事实上，若没有这种技术，关于微芯片持续改进的摩尔定律将难以为继。

简而言之：芯片扩展浪潮才刚刚开始。

欲获取更多《华尔街日报》科技分析、评测、建议及头条新闻，请订阅我们的每周通讯。

致信 克里斯托弗·米姆斯，邮箱：[email protected]

刊登于2022年7月30日印刷版，标题为《巨型芯片时代即将来临》。