英特尔GPU，到底行不行？_风闻

来源：内容由半导体行业观察（icbank）编译自「techspot」，作者：Isaiah Mayersen，谢谢。

英特尔正在为游戏玩家、专业人士和服务器开发独立GPU，它们都计划在今年或2021年发布。英特尔的显卡要么会成为萎靡市场期待已久的救星，要么就是表现不佳，遭遇惨败。就我个人而言，无论出现哪种结果，我都很高兴：我们要么会得到不错的GPU，要么会得到不错的笑料。

2017年11月8日：Raja Koduri辞去了AMD GPU部门的工作，加入英特尔，成为英特尔负责核心和视觉计算的高级副总裁。他的第一个行动是从AMD的队伍中雇佣了6个老伙伴。2018年6月12日：时任首席执行官的Brain Krzanich向英特尔的投资者透露，他们多年来一直在设计Arctic Sound独立GPU架构，他们计划在2020年发布它。2019年1月8日：客户端计算高级副总裁Gregory Bryant在CES上确认，英特尔的第一轮GPU将到达10nm节点。2019年5月1日：高级首席工程师兼渲染和可视化团队负责人Jim Jeffers宣布Xe在FMX19上的光线追踪能力。2019年11月17日：Raja Koduri透露Xe将有三种风格，高性能、低功耗和高性能计算。他说，后一类的第一个GPU将是Ponte Vecchio，将于2021年在7 nm节点上推出。2019年1月9日：Discrete Graphics One Software Development Vehicle（DG1 SDV）的第一张图片发布，显示了一张RGB-infused小型卡片，帮助开发人员针对Xe架构优化他们的软件。

即将到来的是……

2020年3月17日：高级开发者关系工程师Antoine Cohade将在GDC上“详细介绍硬件架构”和Xe的“性能影响”。

官方的叙述讲述了英特尔努力构建神秘的GPU的故事，这些GPU注入了许多令人向往的功能：更先进的节点、光线追踪、新的封装技术。但你我都知道，GPU的关键不在于噱头，而在于马力和资金。这就是本文的主题。

架构

好的架构始于一砖一瓦，GPU也不例外，除了英特尔。AMD和英伟达的内核每时钟执行1次操作，而英特尔的执行单元（EU）执行8次操作。尽管存在技术上的不准确，但是为了便于比较，我们把一个EU描述为相当于8个内核。

除了英特尔需要一次用8块砖建造之外，他们的建造技术非常简单。他们可以把几块砖扔在一起做成一堵墙。有了几面墙，就有了一个房间，把几个房间放在一起，就可以建一座公寓了。

跳过中间步骤，Xe最大的独立单元（公寓）被称为一个slice，每个slice包含512或768个内核，分别用于高性能和低功耗slice。你只需要一间公寓，所以低功耗显卡只用一个slice。但是，如果你不想在那里定居，那么英特尔将制造由许多slice组成的摩天大楼式的发烧级GPU。

一个单slice LP GPU和一个4-slice HP GPU，每个蓝色的方块代表一个执行单元。图片基于英特尔的架构和Supercomputing 2019演示文稿，以及EEC归档和已编辑的驱动程序。可能不完全准确。

这就是关于Xe架构所需要了解的全部内容，但是如果你想要了解一些技术术语和数字指标，那么就不要跳过下面的内容。

在Gen11中，英特尔的集成GPU有一个slice ，它由8个sub-slice组成，而每个sub-slice又有8个执行单元。他们对Gen12（Xe的第一代产品）进行了一些微调，包括计算单元（CU）以及渲染后端的更改。

9月份，意外上传到GitHub的代码泄露了DG1、Ponte Vecchio和一个DG2变体的配置。这次泄密是可靠的，因为事实证明它对Ponte Vecchio将有2个slice的反直觉预测是正确的。它预测DG1的每个slice将有6个sub-slice，因此96个EU也或多或少地被给出相同数字的EEC 文件所证实。

泄露的信息显示，在英特尔所有的Gen12型号中，每个sub-slice有16个EU，特别是在Ponte Vecchio中，每个slice有4个sub-slice。Koduri后来透露Ponte Vecchio有两个slice和16个CU。

这些信息足以说明Ponte Vecchio可能的工作方式是：8个EU组合成一个CU（64个内核），它们配对成一个sub-slice（128个内核/16个EU），其中4个组成一个slice（512个内核/64个EU）。有两个slice意味着Ponte Vecchio有128个EU，1024个内核。请注意，两个slice的结构可能仅适用于原型。

Ponte Vecchio的基本slice配置预计也将用于高性能和低功耗型号。

**DG2：**高性能

代号为Discrete Graphics Two（DG2）的高性能微架构涵盖了中端和发烧友级的GPU市场。这些显卡将具有光线跟踪和RGB闪光功能，但最令人兴奋的是，英特尔有可能挑战英伟达对600美元以上高端产品的垄断。

“Xe HP……将很容易成为印度设计的最大的芯片，并且是世界上最大的芯片。****”

——Raja Koduri

去年7月，英特尔意外发布了一个驱动程序，其中包含3个DG2代号：iDG2HP128，iDG2HP256和iDG2HP512。我们可以合理地假设，末尾的3个数字表示显卡的EU数量，那么它们将分别拥有1024、2048和4096个内核，即2、4、8个slice。

然而，不久之后，我们就看到了开发1536核的3-slice GPU的确凿证据。考虑到英特尔开发第4款规格与现有型号如此相似的显卡很不合逻辑，我们可以安全地假设这是禁用了1个slice的iDG2HP256。这印证了人们的普遍怀疑，即英特尔正在采用3种基本型号，并禁用一个或多个slice，以将第4、第5、第6，甚至第7种型号添加到它们的产品线中。

*DG1有6个sub-slice，DG2有4个sub-slice，因此每个slice的内核数量不同。

DG2未来不仅仅是游戏GPU。它们无法处理像Ponte Vecchio这样的科学工作负载，但如果它们发布后物有所值，它们肯定可以作为视频编辑或三维建模硬件的专业驱动重新销售，比如英伟达的Quadro显卡。

**DG1：**低功耗

低功耗段被定义为5W~50W。集成GPU为5W~20W，独立GPU为20W~50W。

英特尔已经向我们介绍了LP家族的第一位成员。DG1 SDV系列在CES 2020上进行了重点展示，运行带RGB等功能的《命运2》和《星际战甲》。但它只是伪装成一张游戏显卡。DG1 SDV是一个专为开发人员设计的版本，旨在帮助将软件和驱动程序过渡到Xe平台。

然而，这并不意味着你最终无法买到类似的东西，英特尔已经展示了它可以在笔记本电脑上运行。

据报道，集成形式的LP GPU有64~768个内核，而独立的LP GPU仅有全部768个内核。这相当于AMD最好的集成硬件和英伟达最低端的独立GPU的内核数量。但Xe LP可能会在时钟速度方面胜过它们。

一份泄露的Rocket Lake手机处理器在Geekbench上的测试结果显示，该处理器集成了768个核心的LP GPU，运行速度为1.5 GHz，测试结果为2.3 TFLOPs。这与GTX 1650的性能相当。即使在最坏的情况下，1.5 GHz使用完整的20W TDP，而英特尔在发布之前甚至不能将速度提高1 MHz，这令人印象深刻。

想象一下这个处理器有多高效。GTX 1650的TFLOPS略低，具有75W的TDP：LP GPU几乎是GTX 1650的4倍。推到50W的LP GPU将会提高时钟速度，并可能达到与GTX 1660相同的性能等级。

但好东西还不止这些。对Linux内核的更新表明，英特尔正在计划一种同时运行集成显卡和独立显卡的方式，并且有可能联合运行。如果能够成功实现，则可以将iGPU的全部功能与独立GPU的功能相结合，从而创建一款节省空间和成本效益的1536核的组合GPU。这是从同样的芯片中榨取更多性能的绝佳方法。

**Ponte Vecchio：**数据计算

当我在介绍中说只有GPU的原始马力才重要时，我有些标题党了。这不是数据中心GPU的情况，特别是Ponte Vecchio。Ponte Vecchio讲的都是能最大限度提高效率的技巧和技术。

**有趣的事实：**Koduri 以佛罗伦萨的一座桥的名字命名Ponte Vecchio，是因为他喜欢那里的冰淇淋。

Ponte Vecchio是专门为Aurora超级计算机设计的，这应该会让你了解它将针对哪种类型的工作负载进行优化。

如果这没有给你提示，那我就说出来：双精度。这基本上是每个数据中心GPU的第一件事，Koduri在发布会上花了很多时间讨论它。

然而不幸的是，他唯一给出的数字是Ponte Vecchio的每EU理论上的FP64性能，这个数字大约是Gen11的40倍。

让我们简单算一算，每1024内核显卡在FP64上大约有20 TFLOP。不过，不要把这当成福音，因为在计算中没有足够的重要数字来产生有意义的结果。

仅次于高精度工作负载的自然是超低精度工作负载。Ponte Vecchio支持INT8、BF16以及人工智能神经网络处理中常用的FP8和FP16。每个EU都配备了矩阵引擎（如英伟达张量内核），它比标准EU的矩阵处理速度快32倍。

然而，这些都不是特别新奇的。Ponte Vecchio的真正优势在于它的内存子系统，它可以让GPU以新的方式处理问题。

为此，Ponte Vecchio利用了英特尔的关键新互连技术Foveros和EMIB（嵌入式多芯片互连桥）。Foveros使用硅通孔在有源插入器裸片上堆叠多个芯片，提供了类似于片内的速度，又提供了片外的连接性。相比之下，EMIB是两个芯片之间的“哑巴”连接，它使用无源裸片，但以较低的成本提供高带宽。

EMIB和Foveros

基于英特尔架构图的图表、2018年架构日和Supercomputing 2019演示文稿，以及来自WikiChip的信息。它没有准确地描述真实的实现。

EMIB用于将GPU的计算硬件直接连接到HBM，从而获得Ponte Vecchio惊人的内存带宽。Foveros用于将sub-slice上的两个CU连接到英特尔新的超级缓存RAMBO Cache的一个chiplet上。多亏了Foveros，RAMBO对其容量或占用空间没有任何限制，并且在从HBM或其他sub-slice发送/接收数据时可以绕过CU。

拥有巨大的缓存显然是非常昂贵的（我指的是巨大，英特尔的图表显示兰博chiplet与CU的大小相同），但它开启了一些绝妙的选择。例如，在神经网络处理中，RAMBO可以存储比其他GPU缓存大一个数量级的矩阵。其他GPU会随着矩阵变大和精度水平的提高而降低性能，但Ponte Vecchio能够保持峰值性能。

Ponte Vecchio

蓝色方块是执行单元，绿色代表RAMBO和HBM。此图基于英特尔架构图和Supercomputing 2019演示文稿。可能不完全准确。

RAMBO缓存还支持Xe Memory Fabric，Xe Memory Fabric是由连接和技术组成的网络，可汇集服务器节点中每个GPU和CPU的资源。每个GPU的RAMBO缓存都被合并到一个存储体中，对任何东西都是可用的，最慢的连接是通过PCIe 5.0以63 Gb/s速度相连的CPU连接。

在最近的年度收益投资者会议上，英特尔证实，Ponte Vecchio将在2021年第4季度开始出货。目前尚不清楚这是全面出货，还是先期单独用于Aurora超级计算机的出货。

软件

硬件虽好，但是没有足够的软件支持，硬件就完全没用了。而且门槛相当高：即使1%的游戏没有得到适当的支持，也会流失数百万的游戏玩家。好消息是英特尔似乎正在尽最大努力。

英特尔正在为现代高性能应用重新设计其最低级别的软件——指令集架构（ISA）。“ Gen12计划包括自最初的i965以来对英特尔EU ISA进行的最深入的改造之一。几乎每个指令字段、硬件操作码和寄存器类型的编码都需要更新。”

在驱动程序层面，英特尔还有很长的路要走，但他们正在取得进展。他们的集成GPU驱动程序没有竞争对手更新频繁，我们比较一下最近10次更新之间的平均时间：英特尔为26天，英伟达为14天，AMD为12天。但是它们的稳定性和支持在2019年确实有了很大的提高，并且有275个新驱动程序针对英特尔架构进行了优化。

另一方面，英特尔面向消费者的软件则是一流的。例如，他们最近发布的Graphics Command Center比英伟达的GeForce Experience提供了更多的控制，而且更容易使用。就像GeForce Experience一样，它可以针对特定的硬件配置优化游戏，但它也解释了每种设置的作用以及它将对性能产生多大影响。驱动程序控制简单明了。

Command Center在提供高级显示控制方面也是独一无二的。它提供轻松的多显示器设置、刷新率和旋转同步，以及用于调整颜色样式的全面选项。尽管我运行的是英伟达硬件，但我还是使用它来控制系统。

此外，英特尔还支持可变刷新率，因此Xe产品将支持FreeSync和G-Sync显示器。

发布

虽然英特尔对他们将在3月份的GDC上宣布的内容有点含糊其辞，但我们很有可能会看到一份全面的披露。如果是这样的话，我们可以期待新产品在接下来的几个月里发布。最有可能的是在6月。

去年10月，Koduri在推特上发了一张他的新车牌图片，给出了一个不太明显的暗示。它的名字是“Think Xe”，日期是2020年6月。他拒绝对这个日期的意义进行评论，这表明它可能有意义。

如果这不是一辆车，而是英特尔的暗示呢？——Richart

以这种方式泄露日期的一个好处是，它告诉业界应该期待什么，同时又不会引起太多的兴奋，以至于如果GPU在7月份问世，粉丝们会很生气。所以可以认为这是一个模糊的目标；英特尔的目标可能是在6月份发布（正好赶上Computex），但这可能需要更长的时间，具体取决于事情的进展。

英特尔暗示了一些很酷的东西，我们仍然对图形领域的第三大玩家抱有希望。但在时机成熟之前，我们只能持谨慎乐观的态度。