国产存储技术新突破，长江存储打破垄断

转自半导体投资联盟

集微网消息，在存储芯片领域常年被国际几大巨头垄断的背景下，我国从过去完全缺席存储芯片市场的困境，经历多年努力研发，陆续在3D NAND 和 DRAM 上打破国际垄断，而长江存储作为国内的领头企业，率先实现3D NAND的突破创新。

随着半导体产业的发展，产业界对存储器密度的要求越来越高，与此同时，三维存储器中叠层结构的数量也在不断提高，该结构中沟道通孔（CH）的深宽比也越来越高。然而这种存储器结构却也带来一些弊端与问题，由于沟道通孔宽度较小部分的存储单元相较于沟道通孔宽度较大部分的存储单元编程/擦除速度较快，因此导致了沟道通孔宽度较小的存储单元读干扰严重、擦除耦合效应差，各个存储单元的特性不一致、阈值电压分布宽等问题，从而影响了三维存储器的性能。

为解决以上现有技术的缺点，长江存储于2019年6月28日提出了一项名为“用于三维存储器的叠层结构、三维存储器及其制备方法”的发明专利（申请号：201910571659.5），申请人长江存储科技有限责任公司。

长江存储的这项专利提供了一种用于三维存储器的叠层结构、三维存储器及其制备方法，包括上下交替叠置的牺牲层及栅间介质层，其中叠层结构内包含贯穿叠层结构的沟道通孔，且沟道通孔各部分的宽度随着叠层结构的厚度变化而变化，提高了存储单元的性能与稳定性。

图1 三维存储器的叠层结构

图1是三维存储器的一种叠形结构示意图，从图中可以看出，此叠形结构包括上下交替叠置的牺牲层111以及栅间介质层112，沟道通孔14。其中沟道通孔沿着叠层结构的厚度方向贯穿整个叠形结构，而各处的通孔宽度也不尽相同。牺牲层111的厚度与沟道通孔的宽度成正比，而栅间介质层112的厚度与沟道通孔的宽度成反比。因此在图1所示叠层结构中，当沿着叠层结构11的厚度方向由上而下时，沟道通孔的宽度和牺牲层的厚度逐层递减，栅间介质层的厚度逐层递增 。

基于此专利提出这种三维存储器叠层结构，所有存储单元编程/擦除速度一致，擦除态耦合效应较好，所有存储单元的性能具有较好的均一性，三维存储器的阈值电压较窄，具有较好的性能与稳定性。同时，该结构可以降低对形成沟道通孔时的刻蚀工艺要求，提高了工艺的有效性与稳定性。

图2 三维存储器的制备方法

图2是此专利提出的一种关于三维存储器的制备方法，首先要提供半导体衬底，如硅衬底、锗衬底、单晶硅晶圆等，之后在此半导体衬底上采用刻蚀工艺形成图1所示三维存储器叠层结构，进而于沟道通孔底部形成外延层，并在沟道通孔的侧壁形成功能侧壁，同时在功能侧壁表面及外延层的上表面形成沟道层。之后在叠层结构内形成栅极间隙，去除牺牲层，形成牺牲间隙，并在牺牲间隙内形成栅极层。

图3 沟道通孔侧壁生成示意图

图3展示了图2中步骤4的细节，在沟道通孔14的侧壁形成功能侧壁16，并功能侧壁16的表面及外延层15的上表面形成沟道层17。首先采用原子层沉积工艺在沟道通孔14的侧壁表面形成所述阻挡层161，并利用同样的方法生成电荷捕获层162以及隧穿层163。

集成电路产业是当今信息技术产业的核心组成部分，虽位于整个产业的底层却不容忽视，在被诸多国外厂商垄断的背景下，我国长江存储等芯片企业率先打破了国外对存储产业的垄断，这也标志着我国在存储领域的一大进步与发展。