先进封装需要突破的难关_风闻

从传统封装，进展到2D扇型封装，以及3D立体封装，通过封装技术，我们可以很好地解决传统芯片设计很多的限制。尤其在异质计算架构的整合方面，新的封装技术可以把许多过去必须用不同制程和封装分开制造的元件，整并在同一颗芯片上，解决了包含主板布局大小、能耗、性能以及计算多样性的问题，为整个计算产业在设计方案时提供了更多可行的选择。

另一方面，由于先进制程的发展，芯片核本身的尺寸也越来越小，这也让各种堆叠封装的技术得以拥有发展的空间。

然而封装的技术难度虽然低于先进半导体制造，但其实也不会简单到哪里去，除了要考虑性能问题，不同芯片核的发热差异，以及互联的的技术，除了加工技术以外，材料也是掌握这类封装技术的成功关键。

技术问题

根据封装的类型，不同芯片裸晶在封装过程中的对准一直都是相当困难的工作，由封装过程之中，裸晶可能会有位移，导致钻孔或脚位没对准，封装出来的产品就不能工作，这种情况尤其在扇出型封装格外严重。

不过像Brewer Science这家公司就设计出一种类似模版的机制，可以限制芯片裸晶在封装过程中的位移现象，提高封装成功率，该机制的作法是在晶体管元件外预先建立轮廓，使其黏合过程可以稳定在同一位置。

另一方面，诸如内存制造商期望在单一芯片中放入更多层的内存裸晶，然而内存裸晶的晶格有方向性，电流充电有一定的方向，这使得内存在方向安排与排序方面就要有严格的定义，否则封装完的内存芯片就无法工作。

不过立体封装对于内存还是好处多于坏处，毕竟以制程微缩的角度来看，更小的节点虽然可以带来更高的密度，但成本的增加比例也会相对提高，如果以相对低成本的1x甚至2xnm制程来制造内存，并以立体封装来取得单一内存芯片的容量提高，整体成本还是要比追逐先进制程来得更有优势。

材料问题

另外，封装也需要更多新材料技术的推动。虽然摩尔定律推动了很多从设计、制造，到封装技术的演进，目前看起来虽似乎看到了瓶颈，但实际上，在很多实验材料上我们也看到了现有的半导体技术仍然还有很大的发挥空间。通过新材料的引进，可以把互连的间距尽量缩短。另外，对于高带宽内存和处理器上面的中介材质，从传统的铜材质，到新型态的电介质或热材料，可能以聚合物的型态出现，并应用到封装工艺中。

另一方面，由于芯片晶圆采用的仍然是相对传统的回流焊接工艺，也因此，需要用上相当多的助焊剂，如何有效的清除这些焊接过程的助焊剂的材质，要在不伤害芯片成本的前提下更高效的去除不需要的助焊剂，需要材料学方面的更新。

另外，为了减少芯片裸晶的翘曲，还必须选择合适的底部填充材质以及环氧模塑化合物，通过热压结合，并维持温度的均匀性，避免压力的不均匀。

这些问题其实在传统的封装技术上就已经很常见，但进入到多层堆叠的先进封装制程后，问题也会越加明显。

商业模式

在基于台积电，三星，英特尔和一些OSATS(objective structured assessment of technical skills)的开发流程和架构中，由于逐渐从传统2D走向多层次、多型态的3D封装技术，这使得芯片的检查和测试工作变得更为重要。

当业者对系统级封装和不同类型的3D堆叠进行高级封装检测时，在芯片级测试是非常重要的，相关检测工作必须能够找出细至一个焊料连接失败，大至一个坏硅中介层和整个封装损毁的问题。因此，封装过程中必须弄清楚什么时候检查，什么时候不检查，毕竟这关系到组装良品率的回报率以及相关的投资分析。这代表业者必须对诸如封装高度和平面检测达到百分之百的掌握，同时还是能够针对不同的应用调整，避免冲击到产线的生产速度以及最终的成本管控。

而当前的系统测量主要集中在横向的功能检测，垂直堆叠的挑战是如何在Z轴上进行检查和测试，相关的设备目前还不是非常成熟。

封装已经是除了半导体制程节点以外，未来在芯片制造的重要议题，但能够芯片设计阶段就考虑到立体堆叠设计的芯片设计业者仍是少数，目前的EDA工具也需要针对这类封装技术进行调整。

虽然很多人都认为，摩尔定律这次是真的面临无法突破的瓶颈，但事实上，通过新的封装技术，未来摩尔定律还是可以持续推动整个计算产业的革新，先进封装技术的确可以带来更大的附加价值，然而进入这个领域所需缴的学费也是相当昂贵，包含解决前面提到的几个难题。

但很现实的问题是，要降低先进封装的成本，就必须要有足够的需求推动，但先进封装增加的成本，着实拉高了入门门槛，并且降低终端客户的接受度，也因此，鸡生蛋、蛋生鸡，依然是相关技术领域的发展过程中回避不了的问题。