三星前进3nm制程， GAA结构的实现是最大关键_风闻

三星周三在其晶圆制造论坛上(Samsung Foundry Forum)宣布，他们目前正在开发一个名为Gate All Around的技术，作为FinFET技术的进化版，希望能将三星的制程推向3nm，并在2022年实现量产。

然而三星不像台积电，其在信守量产时程承诺这件事情上表现并不是那么优秀，而根据其最新的量产规划，7nm必须等到2020年底才会量产，若以这个时程来看，其实三星喊的时间点并不是那么可信。

不过三星在论坛上也公布作为3nm核心技术之一的GAA的相关细节，由于传统制程的极限大约落在5nm左右，因此3nm必须搭配更先进的材料与结构，才有办法突破物理定律的限制，让晶体管电气特性进一步提升。

三星晶圆代工一度威胁台积电，但7nm布局落空

作为晶圆制造业界的老二，过去三星在晶圆代工制造方面可说费尽心力，不论是从台积电挖人、挖技术，或者是通过商业手段争取大客户，而三星的积极运作，也在16/14nm世代制程竞赛中，一度让台积电的老大地位受到了动摇。

不过技术积累还是晶圆代工的核心，三星半路因为梁孟松带来的的技术转向，从一开始的IBM晶圆技术体系，转而走向台积电/英特尔系统的技术，虽然带来了突破，让原本晶圆代工规模(排除IDM部分)排名仅在后段的表现，一举成为可以威胁到老大哥台积电的存在，但也由于基础技术的转换，三星在晶圆代工技术本身的根基并没有像台积电那么坚实，也因此，虽然在某些时间点抢得了先机，但随后又被台积电反超回去。

10nm之后，凭借着更高的良率，以及独家的封装技术帮助，台积电越走越顺，反而三星在一直在良率和技术规格方面，不断落后，而当台积电推出7nm，三星却只能把10nm的小改款重新命名为8nm推出，虽然而者数字只差了1，但实际规格上却天差地远，由于10nm的技术基础和7nm截然不同，三星的8nm主要目的就是低价承接过去在10nm产线的客户，而以其实际表现，比如说三星最新基于8nm的Exynos 9820，与基于7nm的高通Snapdragon 855和华为的麒麟980，在能耗效率表现上就明显差了一大截。

8nm其实就是10nm+，推出该节点的原因，主要是因为三星期望在2018年底让7nm直上EUV（极紫外光）机台的规划失败。原本三星的想法是在7nm制程使用 EUV 设备后，可以减少 20% 的光罩流程，使整个制程更加简单，而且节省时间和和成本，又可以达成 40% 面积能效提升、以及 20% 的性能增加与 50% 降低功耗的目标。

然而根据其最新的布局，三星版的7nm的产线最快要到2019年才能设置完成，最快也要2020年底才有可能实现量产，足足晚了台积电将近2年。当然，若以同样基于EUV机台的7nm制程来看，则是晚了1年。也因此，只好先推出8nm制程作为垫档。

在这个时间点，三星又喊着要在2021年直上3nm(流片)，其实有种先喊先赢的感觉。毕竟当初三星的7nm也是喊着要在2018年底实现量产，实际上却未能尽如人意。

3nm之前，5nm到哪去了？

其实三星并没有放弃5nm，而是和7nm同步发展，这点和台积电差不多。毕竟5nm可以说是现有材料和制程技术下的极限，7nm使用的EUV机台还是可以沿用，但接下来在晶体管材料和结构就必须有所变革，否则很难再继续微缩下去。

台积电的5nm预期要在2020年量产，目前已经在进行风险试产，而三星则没有公布其5nm具体的量产时程，但如果以其7nm的时程预估，恐怕也不会早于2021年。

三星在3nm的技术规划

先不论三星喊出来的2021实现3nm量产是否靠谱，我们先把目光专注在他怎么去实现这个技术。

就目前的信息来看，台积电或三星仍将在5nm，甚至4nm持续沿用FinFET晶体管结构。

过去很长一段时间，FinFET统治了整个半导体产业，成为驱动芯片产业发展的最大动力，从主流产品，到高端芯片产品，与传统的平面(Planar)晶体管结构相比，FinFET的特性是能够在制程节点微缩时，最大限度地减少晶体管限制本身带来的负面影响。该技术的特性是，通过在垂直方向的缩放来增加晶体管的沟到和栅极之间的接触面积，从而得到更快的切换时间与电流密度。

然而FinFET也有其物理极限，最终也是要面临和平面晶体管技术一样的结果，也就是被时代所淘汰。而预计要取代FinFET的，就是GAA技术。

由于晶体管的微缩受到许多因素的限制，比如说迁移率要够高，确保效能能随着制程演进而提升，且漏电流还要能够控制在一定的程度，因此，晶体管结构设计就非常重要，而GAA正是达成3nm的关键。

三星在论坛上公布的3nm结构MBCFET其实就是三星的定制版GAA，与标准GAA采用纳米线(nanawire)的结构相较之下，MBCFET采用纳米片(nanosheet)结构。

三星在新闻信息中强调，该结构的特性是定制性非常高。三星已经在其PDK(产品设计套件)中加入四种不同nanosheet鳍片的宽度，而鳍片越宽，性能也越高，但随之而来的功耗也越大。也因此，在小型智能终端中，可能就会使用小型鳍片的制程，而大型高性能芯片则会使用较宽的鳍片。

相较之下，传统的FinFET的节点定义就显得相对固定，每个世代仅有单一功率/时钟设计点。

而三星把初代3nm制程命名为3GAE，三星指出，该制程可以和4nm的4LPP制程共享相同的BEOL(back end of line，后段制程)设计规则，也就是说，在三星4nm设计出来的芯片，基本上都可以无痛过渡到3GAE。

三星在其首个3GAE流程中提出了不少规格定义。其中一个重要的项目是将工作电压从0.75V降低到0.70V。另外，三星也宣示，与7nm相比，3GAE将提供1.35倍的性能，0.5倍的功率，0.65倍的裸片面积。

而除了初代3GAE以外，三星也开始布局第二代3nm制程，目前暂时定名为3GAP，重点是在高性能产品上。3GAP主要是3GAE的流程优化产品。根据三星的规划，3GAE将在2021年流片，大规模投产的时间点可能落在2022年。

3nm之后?

台积电3nm建厂已经开始，技术研发也早就在进行，而相较于三星的高调，台积电并没有过多的揭露其技术底细，但基本上还是会以GAA为基础，而台积电也同样预估3nm的量产时程会在2022年。

三星的纸面3nm技术发布看起来相当具有说服力，但是搭配过去三星的量产时程承诺，其实又有点令人质疑。但不可否认的是，三星和台积电基本上都已经是属于晶圆制造的第一线技术领导者，二者的差别还是在于技术细节的掌握以及市场化的能力。

然而展望未来，3nm这个世代恐怕会是继16nm后的长寿制程，3nm之后，还需要在芯片结构与机台技术上有更进一步的发展。而根据设备大厂ASML的计划，第二代EUV机台，也就是高于0.5数值孔径(numerical aperture，NA)的新一代EUV机台可能会在2024年现身，届时2nm以下的制程产品将可能会采用该机台生产。

高数值孔径的机台可以有效减少曝光次数，对于降低芯片生产流程复杂度与成本有很大的帮助，也能更有效地推动更高制程节点的发展。而GAA预期仍将在2nm以下的制程节点发挥作用。